Elettronica fisica/Mosfet

Capitolo 5 - Il transistor mosfet

5.1 Struttura del transistor mosfet

La sigla mosfet è un acronimo per Metal-Oxide-Semiconductor Field-EffectTransistor (transistor ad effetto di campo di tipo metallo-ossido-semiconduttore). Il cuore del dispositivo è costituito dal condensatore mos, illustrato in fig. 5.1: una delle due armature del condensatore è formata da un substrato di semiconduttore drogato, nell’esempio silicio di tipo P; l’altra armatura, detta gate, è formata da uno strato metallico, ad esempio alluminio deposto per evaporazione sulla superficie del semiconduttore.

Figura 5.1: Struttura del transistor mosfet : il condensatore mos. L e W sono rispettivamente la lunghezza e la larghezza del condensatore.

Prima della deposizione del gate la superficie del substrato viene resa isolante mediante la formazione di uno strato di ossido di silicio (SiO₂). Su due lati di questa struttura vengono realizzate nel substrato due regioni, dette source e drain (sorgente e drenaggio), con drogaggio opposto a quello del substrato (nell’esempio, N). Nella figura queste regioni sono contrassegnate come n+ per indicare che si tratta di regioni con drogaggio molto forte. Come nel caso del bjt, anche i transistor mosfet possono essere realizzati in due versioni con polarità simmetriche, a seconda che si parta da un substrato di tipo P o di tipo N. Si avranno quindi transistor complementari di tipo nmos e di tipo pmos (figura 5.2).

Figura 5.2: Transistor complementari nmos (in alto) e pmos (in basso) insieme con i simboli con cui sono rappresentati negli schemi elettrici.

In condizioni operative normali le due giunzioni PN presenti fra le due regioni di source e drain ed il substrato devono essere contropolarizzate: per un transistor nmos il substrato dovrà essere collegato ad un potenziale più negativo (o, quantomeno, non più positivo) di quello di source e drain,per un transistor pmos ad un potenziale più positivo. La presenza delle due giunzioni contropolarizzate contrapposte (rappresentate da diodi in fig. 5.2), rende impossibile il passaggio di carica tra source e drain. Applicando una tensione di polarizzazione di polarità e valore opportuni al gate è possibile arrivare alla formazione di un canale di conduzione costituito da una sottile lamina di cariche mobili in corrispondenza della superficie di separazione tra substrato e gate. Il canale di conduzione, le cui caratteristiche sono modulate dalla tensione di gate, rende possibile il fluire di una corrente tra source e drain.

5.2 canale di conduzione

Applicando una differenza di potenziale tra gate e substrato di un transistor mosfet si modifica lo stato di carica del condensatore mos. Nel caso di un transistor nmos, si hanno le situazioni schematizzate in fig. 5.3. In 5.3a il gate si trova ad un potenziale più negativo del substrato, di tipo P. I portatori di carica positivi, maggioritari, vengono attratti verso il gate negativo e si accumulano alla superficie, in maniera molto simile a quanto succede in un normale condensatore piano.

Figura 5.3: Formazione del canale di conduzione in un transistor nmos.

In questa condizione, detta di accumulo, i portatori di carica presenti tra source e drain non possono dare luogo ad alcuna conduzione, a causa della presenza delle due giunzioni contropolarizzate tra source e drain e substrato. Portando il potenziale del gate verso valori più positivi, la carica del condensatore mos diminuisce, riducendosi a zero e successivamente invertendosi di segno, diventando quindi positiva sulla superficie del gate e negativa sulla superficie del substrato (fig. 5.3b). È da notare che la condizione di carica zero del condensatore non coincide con la condizione di differenza di potenziale nulla tra i terminali di gate e substrato principalmente a causa della presenza dei potenziali di contatto tra i diversi materiali della intera catena elettrodica. La zona di carica negativa presente alla superficie del substrato in fig. 5.3b corrisponde ad una zona di svuotamento: i portatori positivi maggioritari del substrato, respinti dal campo elettrico, lasciano una zona scoperta di cariche negative nel reticolo cristallino. Non essendoci portatori di carica in questa zona, non vi può essere conduzione tra source e drain. Portando il potenziale del gate verso valori ancora più positivi, si verifica il fenomeno della inversione della polarità del semiconduttore in prossimità del gate e della formazione di un canale di conduzione: all’aumentare del potenziale del gate, diminuisce sempre di più la concentrazione dei portatori positivi maggioritari, mentre aumenta quella dei portatori negativi, richiamati dal campo elettrico, originariamente minoritari nel substrato. Per un valore della tensione di gate VG sufficientemente elevato (VG=Vth, con Vth detta tensione di soglia [threshold]), la concentrazione dei portatori n supera quella dei portatori p, per cui il semiconduttore si trova ad avere localmente le concentrazioni invertite e diventa di tipo N. La presenza di questa sottile lamina di semiconduttore di tipo N sotto la superficie del gate da luogo ad un’unica regione che interconnette source e drain, senza più zone di svuotamento e giunzioni contropolarizzate: si è formato il canale di conduzione che rende possibile il passaggio di cariche tra source e drain (fig. 5.3c).

5.3 Conducibilità del canale

In fig. 5.4 sono riportate le condizioni di polarizzazione di un transistor nmos. Il generatore VSB garantisce la condizione di contropolarizzazione della giunzione source-substrato. Il generatore VGS polarizza positivamente il gate, in modo da garantire la formazione del canale; il generatore VDS polarizza il drain rispetto al source e fornisce la corrente IDS, la cui circolazione è resa possibile e modulata dalla presenza del canale. La polarità del generatore VDS non è indicata nella figura. A differenza del bjt, dove emettitore e collettore sono due elettrodi con caratteristiche costruttive asimmetriche, il drain ed il source del mosfet sono simmetrici e di principio intercambiabili. Nella situazione riportata in fig. 5.4 il drain può essere sia positivo sia negativo rispetto al source, purché sia rispettata la condizione VSB + VDS > 0 per garantire la contropolarizzazione della giunzione drain-substrato.

Figura 5.4: Polarizzazione di un transistor nmos. A destra sono riportati i simboli utilizzati per rappresentare il transistor nmos nei circuiti.

Per valori di VDS piccoli (secondo il criterio che si vedrà al paragrafo successivo) il canale ha un comportamento di tipo ohmico (fig. 5.5) con conducibilità GC = μn Qn W/L (5.1) dove μn è la mobilità dei portatori di carica (negativi) presenti nel canale, nmos nell’intorno di VDS = 0. La pendenza IDS/VDS è la conduttanza GC del canale.

Figura 5.5: Relazione lineare tra tensione VDS e corrente IDS in un transistor

W ed L sono larghezza e lunghezza del canale e Qn è la densità superficiale di carica dei portatori, funzione del potenziale di polarizzazione VGS. Indicando con Vth la tensione di soglia a cui si comincia ad accumulare la carica nel canale e considerando che il sistema ha la geometria di un condensatore piano con dielettrico di spessore d e costante dielettrica, si ha Qn = VGS − Vth (5.2) In pratica, non è strettamente necessario che le giunzioni source-substrato e drain-substrato siano realmente contropolarizzate: è sufficiente che non siano direttamente polarizzate. Si può quindi porre VSB = 0, sostituendo il generatore tra source e substrato con il cortocircuito rappresentato a tratteggio in fig. 5.4. In questo caso però si perde la simmetria tra source e drain: si dovrà avere necessariamente VDS 0 e di conseguenza IDS 0. Dei due possibili quadranti operativi riportati in fig. 5.5 rimarrà accessibile solo quello superiore destro. In fig. 5.4, in basso a destra, è riportata una variante del simbolo circuitale del transistor nmos utilizzata per rappresentare i dispositivi in cui source e substrato siano stati connessi internamente dal costruttore e non siano separatamente accessibili dall’esterno. Per il transistor pmos il verso della freccia del source è rovesciato.

5.4 Modulazione del canale

Applicando una tensione VDS tra drain e source il potenziale lungo il canale non è più costante, ma viene a dipendere dalla posizione x tra source (x = 0) e drain (x = xD). L’equazione 5.2 dovrà essere modificata per tenere conto di questo effetto: Qn(x) = C [VGS − Vth − V (x)] (5.3) dove V (x) è il potenziale elettrico lungo il canale, misurato rispetto al source e C = /d la capacità per unità di superficie tra gate e substrato (fig. 5.6).

Figura 5.6: Modulazione della consistenza del canale in funzione della posizione tra drain e source.

L’equazione 5.1 continua ad essere valida localmente, in ogni punto del canale. In presenza di un campo elettrico Ex diretto da drain a source, la densità superficiale di corrente è: jx = μn Qn(x) Ex (5.4) Poiché il canale è omogeneo lungo la direzione y ortogonale al piano del disegno in fig. 5.6, la corrente totale si può ottenere moltiplicando per la larghezza W del canale: IDS = −μn Qn(x) W Ex (5.5) (per le convenzioni adottate, la corrente IDS ed il campo Ex hanno direzioni positive opposte). Il valore di IDS non dipende dalla coordinata x in quanto le cariche possono fluire lungo il canale solo tra drain e source: la corrente verso il gate è nulla a causa dello strato isolante di SiO2 e la corrente verso il substrato consiste solo nella debolissima corrente di saturazione inversa delle giunzioni PN, di fatto trascurabile. Sostituendo la eq. 5.3 nella 5.5 IDS = −μn C [VGS − Vth − V (x)] W Ex (5.6) integrando sulla lunghezza del canale Z xD 0 IDS dx = μn C W Z xD 0 [VGS − Vth − V (x)] dV dx dx (5.7) e considerando che IDS è costante e V (xD) = VDS, si ottiene: IDS · L = μn C W VGS − Vth − VDS 2 VDS (5.8) da cui IDS = Kn VGS − Vth − VDS 2 VDS (5.9) con Kn = μn C W/L.

5.5 Pinch-off

Aumentando la tensione VDS fino al valore VDS = VGS − Vth si ha, in base alla eq. 5.3, Qn(xD) = C (VGS − Vth − VDS) = 0 (5.10) La consistenza del canale, data dalla densità superficiale Qn(x) dei portatori di carica, si assottiglia progressivamente muovendosi dal source verso il drain, fino ad annullarsi del tutto in corrispondenza del drain. Questa è la condizione di pinch-off (strozzamento) del canale (fig. 5.7).

Figura 5.7: Condizione di pinch-off : strozzamento del canale di conduzione.

Sostituendo nella eq. 5.9 la condizione di pinch-off data dalla 5.10 si ottiene per la corrente: IDS = Kn 2 · (VGS − Vth)2 (5.11) Aumentando ulteriormente la tensione VDS l’equazione 5.9 cessa di essere valida ed il transistor entra in regime di saturazione. La corrente IDS tende ad aumentare solo molto lentamente, con una dipendenza approssimativamente lineare con la tensione: IDS = Kn 2 · (VGS − Vth)2 (1 + VDS) (5.12) Il coefficiente è l’analogo del coefficiente di Early (1/VA) del bjt.

5.6 Curve caratteristiche per il transistor nmos

La famiglia di curve di IDS in funzione di VDS e VGS riportata in fig. 5.8 riassume il funzionamento del transistor nmos. La regione lineare corrisponde alla condizione VGS −Vth > VDS, descritta dalla equazione 5.9; per valori di tensione VDS molto piccoli rispetto a VGS − Vth il termine VDS/2 in parentesi risulta trascurabile ed il comportamento si avvicina strettamente a quello ohmico riportato in fig. 5.5. Nel transistor bjt la regione analoga alla regione lineare del mosfet è la regione di saturazione.

Figura 5.8: Famiglia di curve caratteristiche per un transistor nmos (Kn = 0.25mA/V 2, Vth = 2.5V, = 0.01V −1).

La regione di saturazione per il mosfet, la cui analoga per il bjt è la regione attiva, è descritta dalla eq. 5.11 o dalla 5.12. Il confine tra le due regioni è rappresentato dalla parabola IDS = VDS 2 · Kn/2 (linea blu in figura). La terza regione, di interdizione o cutoff, corrisponde a VGS < Vth, quindi alla condizione di transistor spento (IDS = 0). È di interesse principalmente in elettronica digitale, quando il transistor viene utilizzato come interruttore tra i due stati acceso (regione lineare o saturazione) / spento (interdizione). Nella figura è riportato anche il circuito di misura per il rilievo delle curve caratteristiche. Il transistor è utilizzato con il source in comune tra il circuito di ingresso e quella di uscita (configurazione common source).

Figura 5.9: Curve IDS(VGS) per diversi valori di VDS (stesso transistor di fig. 5.8).

In fig. 5.9 sono riportate le caratteristiche per lo stesso transistor di fig. 5.8, utilizzando VGS come variabile indipendente e VDS come parametro. Sono distinguibili la regione di interdizione (VGS < Vth) e la regione di saturazione (VGS > Vth), con la crescita parabolica della corrente in funzione di VGS. La regione lineare, corrispondente a valori molto piccoli di VDS, non è riportata.

5.7 Il transistor pmos - mosfet complementari

Tutto quanto detto ai paragrafi precedenti per il transistor mosfet a canale n vale identicamente per il mosfet a canale p, invertendo le polarità di tutte le tensioni e correnti (fig. 5.10). Transistor mosfet che hanno le medesime caratteristiche (|Vth|, kn, | |) ma opposta polarità del canale sono denominati complementari o cmos.

Figura 5.10: transistor mosfet complementari.

5.8 Transistor mosfet di tipo enhancement e depletion

Nei transistor mosfet descritti nei paragrafi precedenti si ha la formazione del canale e quindi la conduzione tra drain e source solo in presenza di una tensione di polarizzazione tra gate e source sufficientemente elevata (VGS > Vth per l’nmos e VGS < Vth per il pmos). Questi mosfet sono detti di tipo enhancement: ad arricchimento. È possibile realizzare anche transistor mosfet in cui si impianta un canale di conduzione tra source e drain già durante il processo di fabbricazione, mediante la formazione con drogaggi opportuni di lamine di portatori di carica alla superficie tra substrato e gate. In questi transistor l’effetto della tensione di polarizzazione del gate è di aumentare la conduzione già presente nel canale, oppure di diminuirla fino ad azzerarla completamente, a seconda della polarità della tensione applicata. Questi dispositivi sono detti di tipo depletion: ad impoverimento. In fig. 5.11 sono riportate a confronto le curve IDS(VGS) per un mosfet a canale n di tipo enhancement (curve rosse) ed uno di tipo depletion (curve blu). Le relazioni funzionali per i due tipi di mosfet sono esattamente le stesse; unica differenza è che le curve del mosfet di tipo depletion sono traslate a sinistra sull’asse delle tensioni VGS rispetto alle curve del tipo enhancement.

Figura 5.11: Curve IDS(VGS) per un mosfet di tipo enhancement (curve rosse) e di tipo depletion (curve blu) aventi eguali valori di kn e | |.

In un caso a VGS = 0 si ha corrente IDS nulla; nell’altro caso si ha una corrente finita che può essere variata in aumento o in diminuzione dalla tensione del gate. Negli schemi elettrici i transistor di tipo depletion sono rappresentati con un simbolo simile a quello dei transistor enhancement. La sola differenza è il segmento che connette source e drain e rappresenta il canale: nel primo caso è continuo, nel secondo è tratteggiato (fig. 5.12).

5.9 Varietà di transistor mosfet

Riassumendo, si possono avere transistor mosfet a canale n ed a canale p, ciascuno dei quali può essere di tipo enhancement o di tipo depletion. Ognuno di questi può avere il substrato collegato o non collegato costruttivamente al source. In fig. 5.12 sono riportati i simboli con cui si rappresentano negli schemi elettrici le otto possibili varietà di mosfet.

Figura 5.12: Simboli utilizzati per rappresentare negli schemi elettrici le diverse varietà di transistor mosfet.

5.10 Circuiti con transistor mosfet

5.10.1 Amplificatore common source

Figura 5.13: Due esempi di amplificatori common source realizzati con un transistor mosfet sono riportati in fig. 5.13. Il primo (fig. 5.13a) impiega un nmos di tipo enhancement; il secondo (fig. 5.13b) di tipo depletion. I circuiti di polarizzazione sono diversi nei due casi. In a) si richiede una tensione di gate positiva rispetto al source e la si ottiene dalla alimentazione VDD tramite il partitore R1,R2: VGS = R2 R1 + R2 · VDD (5.13) Nel secondo caso, con il transistor di tipo depletion, la tensione VGS deve essere negativa: la resistenza RS porta il source alla tensione VS = IDS · RS, mentre la resistenza RG mantiene il gate al potenziale VG = 0. Di conseguenza VGS = −IDS · RS. Anche in questi circuiti, come già visto per il transistor bjt, i condensatori Ci e Co isolano lo stadio amplificatore dagli altri circuiti per quanto riguarda le tensioni continue di polarizzazione, consentendo il solo passaggio dei segnali in corrente alternata. Il condensatore CS in 5.13b cortocircuita la resistenza RS per quanto riguarda i segnali, eliminando la reazione negativa che verrebbe altrimenti introdotta. Come già visto per il bjt, il funzionamento del circuito può essere studiato riportando sul grafico delle curve caratteristiche la retta di carico di equazione IDS = (VS − VDS)/RL ed esaminando lo spostamento del punto di lavoro al variare di vGS = VGS + vgs e le conseguenti variazioni di vDS (fig. 5.14) oppure risolvendo per via numerica le equazioni del circuito. Figura 5.14: Curve caratteristiche e retta di carico per i due circuiti di fig. 5.13. Nel caso di piccoli segnali (vgs << VGS e di conseguenza vds << VDS e ids << IDS è possibile utilizzare un modello lineare del transistor mosfet ed effettuare i calcoli sul circuito lineare equivalente.

5.10.2 Modello per piccoli segnali per il transistor mosfet

Delle quattro famiglie di parametri riportate al par. 3.4 per la descrizione dei dispositivi lineari a due porte, solo due sono utilizzabili nel caso del mosfet nella configurazione common source. Poiché la corrente del gate è praticamente nulla, almeno in corrente continua ed in bassissima frequenza, non ha molto senso scegliere i1 come variabile indipendente: in questa configurazione il mosfet è un dispositivo in cui il parametro di ingresso è essenzialmente una tensione. Si utilizzeranno quindi i parametri g o m, a cui corrispondono i due circuiti lineari in fig. 5.15. In entrambi i casi i parametri i ed r sono stati omessi in quanto di fatto nulli in corrente continua. Nella regione di saturazione, dove viene solitamente posizionato il punto di lavoro del mosfet come amplificatore, il valore di gos è molto piccolo, in prima approssimazione zero (e quindi mos = 1), se si trascura l’effetto della tensione di Early. Di conseguenza i parametri g sono i più convenienti e i più comunemente usati nel modello lineare del mosfet.

Figura 5.15: Circuiti lineari equivalenti per piccoli segnali per il transistor mosfet nella configurazione common source.

5.10.3 Il transistor mosfet in alta frequenza

Il gate di un transistor mosfet è a tutti gli effetti l’armatura di un condensatore la cui capacità può andare dalla frazione di pF per un dispositivo per piccoli segnali ed alta frequenza alle centinaia o migliaia di pF per i dispositivi di potenza. Il circuito lineare di fig. 5.15 dovrà essere modificato per tenere conto di questi effetti, tanto più importanti quanto più alta è la frequenza di lavoro.

Figura 5.16: Circuito lineare equivalente per il transistor mosfet in alta frequenza nella configurazione common source.

Le due capacità CGS e CGD in fig. 5.16 rappresentano l’accoppiamento tra il gate e gli altri due elettrodi; le capacità CDB e CSB corrispondono alle capacità di transizione delle giunzioni contropolarizzate tra drain e source e substrato. Nel caso che il substrato sia collegato al drain, la capacità CSB risulta cortocircuitata e quindi ininfluente sul funzionamento del circuito.