Versione delle 22:33, 4 ott 2018 modifica Gian BOT (discussione \| contributi) Bot 9 439 modifiche m Bot: Correggo errori comuni (tramite La lista degli errori comuni V 1.1) Etichetta: PAWS [1.2] ← Differenza precedente		Versione attuale delle 15:25, 22 mar 2021 modifica annulla Napy6565 (discussione \| contributi) Autoverificati 274 modifiche m Corretto: "di ricevere"
Riga 7: Molti microprocessori moderni sono progettati per eseguire set di istruzioni molto complessi, sviluppati per processori CISC. Questo set di istruzioni renderebbe difficile l'esecuzione di più istruzioni contemporaneamente. Quindi molti microprocessori traducono le istruzioni complesse in sequenze di istruzioni più semplici da eseguire rendendo il set di istruzioni simile a quello di un'architettura RISC. Anche questo lavoro viene svolto dall'unità di decodifica. Nei microprocessori superscalari l'unità di decodifica diventa una componente critica del processore dato che si occupa di ~~riceve~~ricevere le istruzioni e di organizzarle in modo da ridurre al minimo possibile gli stalli delle pipeline. Questo viene ottenuto eseguendo le istruzioni fuori ordine, ridenominando i registri, prevedendo le condizioni di salto, precaricando e dati ed implementando l'esecuzione speculativa. Non tutti i processori implementato tutte queste tecniche dato che alcune sono complementari ed in alcuni casi l'implementazione di queste tecniche sarebbe molto onerosa e porterebbe modesti miglioramenti delle prestazioni. == Esecuzione fuori ordine ==

Architetture dei processori/Unità di decodifica: differenze tra le versioni