Algebre booleane e progetto logico dei calcolatori digitali/Circuiti di un calcolatore digitale (a): differenze tra le versioni

Questo circuito è un blocco fondamentale costituito da 3 porte di '''AND''' e una porta di '''OR'''. Il suo funzionamento viene stabilito mediante la tavola di verità:

 

 

È da notare che questo circuito presenta due output separati: uno per la somma e l'altro per il riporto.

Quindi '''S_i''' e '''r_i+1''' possono essere ottenuti mediante due reti: la prima sarà '''<math>X_i\oplus Y_i</math>''' e '''<math>X_i Y_i</math>''', la seconda '''<Math>(X_i\oplus Y_i)\oplus r_i</math>''' e '''<math>(X_i\oplus Y_i) r_i</math>'''.

 

 

Ciascuna di queste reti è un semiaddizionatore.

=== Addizionatore in serie-Addizionatore in parallelo ===

 

 

Nell'addizionatore in serie le cifre degli operandi '''X''' e '''Y''' (X_i,Y_i) si presentano negli istanti successivi '''i'''.

Una memoria '''M''' (per esempio una linea di ritardo con ritardo di un bit) conserva il riporto '''r_i+1''', elaborato all'istante '''i''', fino all'istante '''i+1''' (vedi figura).

 

 

Nell'addizionatore in parallelo, le cifre '''X_i''' e '''Y_i''' '''(i=0,...,n)''' degli operandi '''X''' e '''Y''' si presentano in entrata in parallelo (simultaneamente).

=== Sottrazione binaria ===

 

 

Mediante la tabella della verità a fianco si può definire il funzionamento di un blocco chiamato '''semi-sottrattore''' (half-subtractor) binario. Si fa l'ipotesi che il minuendo '''X'''e il sottraendo '''Y''' siano positivi e tali che '''X≥Y'''.

::::<math>r_{i+1}=\bar X_i Y_i</math>

 

 

Solo la seconda equazione differisce da quella ottenuta per l'addizione: essa si può dedurre da quella del par. 2.1.1 sostituendo '''<math>X_i</math>''' con '''<math>\bar X_i</math>'''.

Un semisottrattore genera la differenza '''d''' e la ritenuta '''r_i+1''' mediante il minuendo '''X_i''' e il sottraendo '''Y_i'''.

 

 

Volendo invece ottenere la differenza '''d_i''' e la ritenuta '''r_i+1''' considerando il sottraendo '''X_i''', il minuendo '''Y_i''' e la ritenuta '''r_i''' del passo precedente, si ottiene la tabella della verità annessa al fianco.

Un complementatore può essere costruito in modo da ricevere un input seriale oppure uno in parallelo.

 

 

In figura sono mostrati due complementatori che forniscono in output il valore <math>P\oplus x</math>, essendo '''P''' il valore di un opportuno segnale di controllo: si ottiene il '''complemento a 1''' quando '''P=1''', infatti:

:::::<math>Z_k=\sum_{i=0}^{i=k-1}X_i</math>

 

 

si ottengono le seguenti equazioni di un circuito complementare a 2 seriale:

Nella figura è descritto un complementatore a 2 di tipo seriale per numeri binari senza segno.

 

 

Nella seguente figura è descritto invece un complementatore seriale a 2 per numeri binari con segno: la sua caratteristica è determinata dal fatto che se il numero è negativo (bit del segno uguale ad 1), esso esce in output complementato a 2, se l'input invece è positivo, il numero uscirà nella forma vera.

Poiché '''S'₀=S₀=(X₀⊕Y₀)''', la relazione di uguaglianza sussiste per ogni rango K: S'_k=S_k.

 

 

Per quanto riguarda un complementatore a 2 parallelo, esso consiste in '''n''' complementatori ad 1, in un addizionatore parallelo ad '''n''' bit e in un flip-flop '''C'''. Con '''n''' si è indicato il numero dei bit che compongono il numero binario. Il bit del segno passa inalterato nel circuito. Per ottenere il complemento a 2 del numero, se ne trova prima il complemento ad 1 e quindi si somma 1 al bit meno significativo '''[C₂(X)=C₁(X)+1]'''

chiameremo con '''X(k)''' la parola tronca formata dalle '''k+1''' cifre di peso più debole (ranghi da 0 a k).

 

 

 

:::::<math>X(k)=x_k x_{k-1} ....x_0</math>

:::<math>(\bar S_{k-1}x_k\bar y_k + S_{k-1}\bar x_ky_k)\oplus S_{k-1}</math>

 

 

Per realizzare questo circuito, è sufficiente considerare un '''flip-flop''' di tipo '''T''' in cui '''S_k-1''' rappresenta lo stato interno ed il resto dell'espressione costituisce l'ingresso del '''flip-flop''' mentre l'uscita determina la funzione di confronto tra i due numeri '''X''' e '''Y'''.

L'operazione realizzata da l circuito ha termine ovviamente quando in input si sono presentati tutti gli '''n''' bits di ''X''' e '''Y'''.

 

 

Supponiamo invece che i bits di '''X''' e '''Y''' si presentino nell'ordine determinato dai pesi decrescenti: il circuito in questo caso sarà molto più semplice in quanto non ci sarà bisogno di utilizzare un circuito sequenziale.

La tabella di un comparatore seriale in cui l'input sia costituito da bits di peso decrescente sarà come quella affiancata.

 

 

Da tale tabella si deduce il circuito a lato.

:<math>1) x > y\quad S_1=\bar x_1 x_0 \bar y_1 \bar y_0+x_1 \bar x_0 \bar y_1 \bar y_o+x_1 \bar x_0 \bar y_1 y_0+x_1 x_0 \bar y_1 \bar y_0+x_1 x_0 y_1 \bar y_1 y_0+x_1 x_0 y_1 \bar y_0</math>

 

Semplificando la funzione mediante un diagramma di Karnaugh si ha:

:<math>2)-x+y\quad S_2=\bar x_1\bar x_0\bar y_1y_0+\bar x_1\bar x_0 y_1\bar y_0+\bar x_1 \bar x_0 y_1 y_0+\bar x_1x_0 y_1\bar u_0+\bar x_1 x_0y_1y_0+x_1\bar x_0y_1y_0</math>

 

 

Semplificando la funzione mediante un diagramma di Karnaugh si ha:

::::<math>\overline {\overline {\bar x_1y_1}\cdot \overline {y_0\bar x_0 \overline {(\bar y_1\cdot x_1)}}} </math>

 

 

:<math>3)-\quad X=Y</math>

::::::<math>\begin{cases}Q_p=Q_p\oplus E_p\\Z_p=Q_p\oplus E_p\end{cases}</math>

 

 

Mediante le equazioni trovate possiamo dedure lo schema del circuito che realizza la conversione da un codice riflesso ad uno binario puro: per avere la uscita '''Z_p''' è sufficiente una porta di '''XOR''' mentre per l'uscita '''Q_p+1''' è necessario utilizzare un '''flip-flop T'''.

:::::<math>\begin{cases}Q_k=B_{n-k+1}\\E_k=B_{n-k}\\Z_k=R_{n-k}\end{cases}</math>

 

 

si ha quindi

==== Incremento in codice binario puro ====

 

 

Il passaggio da un numero '''X''' al numero '''X+1''' può essere rappresentato mediante certe relazioni booleane che legano la rappresentazione dei numeri '''X''' e '''X+1'''. Consideriamo infatti l'addizione:

==== Decremento in codice binario puro ====

 

 

:::::<math>x_0^{''}=x_0\oplus 1=\bar x_0\ \ \ \ \ \ \ \ \ \ \ \ r_1=\bar x_0</math>

::<math>\ \ down- counter:\ \ x_k^{n+1}=x_k^n\oplus E^n (\coprod_{i=0}^{k-1}\bar x_i) _n</math>

 

 

 

Le figure '''A''' e '''B''' rappresentano degli '''up-conter''' a 16 stadi interni quattro stadi binari). L'orologio non viene indicato).

Per il rango '''k''' ci vuole un tempo '''k''' volte maggiore di quello necessario per il contatore '''A'''.

 

 

Le cifre '''x_k''' di rango '''k''' ad un certo istante '''n''' sono ovviamente rappresentate dagli stati interni dei '''Flip.Flop T''' di rango corrispondente mentre le uscite complimentate rappresentano le '''<math>\bar x_k</math>.'''

Il disegno logico di un contatore binario può essere ricavato utilizzando una tavola della verità. La tavola mostra non solo le relazioni tra i successivi stati dei '''flip-flop''' ma anche gli stati di input dei '''flip-flop''' che causano una commutazione di questi Flp-Flop. Consideriamo un up-counter binario a tre stadi e proponiamoci di costruirlo con flip-flop di tipo '''T'''.

 

 

La tavola della verità di questo contatore è mostrata nella figura '''D'''.

Applicando queste equazioni a quelle precedenti di '''input''' si ottengono i circuiti di fig.'''A''' e '''B'''.

 

 

Al posto di un '''flip-flop T''', si può pensare di utilizzare un '''SR''' per costruire un contatore binario. Nella tavola '''E''' compaiono le condizioni necessarie per costruire un '''up-counter''' binario mediante '''flip-flop SR'''.

Se si sostituiscono le equazioni di input nella equazione di stato di un '''flip-flop SR''' (<math>Q_{n+1}=Q_n \bar R_n + S_n</math>), si ottengono le equazioni '''2.7.8''', cioè le equazioni di stato di un '''up-counter''' binario.

 

Le equazioni 2.7.10 si possono scrivere in un altro modo.

Per codificare i 10 stati interni si usano generalmente codifiche di tipo binario con almeno '''4''' digit binari.

 

 

Si è visto (cap.III°, parte I^a) che quando la cifra decimale corrispondente deve essere convertita in analogico, può essere utile considerare un codice ponderato. Infatti nel caso di una conversione in tensione sarà sufficiente fare la somma ponderata delle correnti corrispondenti ai 4 digit binari.

Ci proponiamo nel seguito di costruire un contatore relativo al codice '''8421''' e quello relativo al codice '''ad eccesso di tre'''.

 

La configurazione generale di un contatore decimale relativo al codice '''8421''' sarà:

Appena arriva un nuovo impulso, il contatore assume lo stato '''0000''' (equivalente al digit decimale 0), e produce un riporto che servirà come input per incrementare la seconda decade.

 

 

Queste considerazioni e la conoscenza delle proprietà dei '''flip-flop T''' che vogliamo utilizzare per realizzare il circuito, ci permettono di scrivere ls seguente tabella (2.8.2):

Possiamo scrivere le equazioni di input '''a_4t, a_3t, a_2t, a_1t''' direttamente dalla tabella '''2.8.2'''.

 

 

Possiamo semplificare le espressioni boolea

::::::<math>a_{4t}=A_1 A_2 A_3 p+A_4 A_3 p</math>

 

 

Per le semplificazioni si sono considerate anche le combinazioni che non compaiono nel codice ad eccesso di tre.