Algebre booleane e progetto logico dei calcolatori digitali/Circuiti logici e di memoria: differenze tra le versioni

Contenuto cancellato Contenuto aggiunto
Nessun oggetto della modifica
Riga 11:
# Circuiti di connessione: cioè capaci di trasferire i segnali.
 
[[File:Rappresentazione di una informazione digitale.png|rightcenter]]
 
Nella forma più semplice la struttura unitaria è composta di:
Riga 42:
La differenza <math>\Delta</math> fra i due livelli è determinata dal potere risolutivo degli strumenti e determina a sua volta la differenza fra massima e minima ampiezza dei possibili segnali.
 
[[File:Segnale elettrico variabile nel tempo.png|rightcenter]]
 
Considerando la figura 1.2 notiamo che, nel tempo, il segnale è:
Riga 65:
 
Consideriamo adesso una informazione rappresentata da impulsi secondo la convenzione:
[[File:Temporizzatore.png|rightcenter]]
 
:<math>valore\ 1\quad: preseza\presenza di\ impulso</math>
:<math>valore\ 0\quad: assenza\ di\ impulso</math>
 
cioè avendo sostituito alla nozione di livello rappresentativo quella di presenza o assenza di impulso.
Riga 77:
 
=== Convenzioni della logica ===
 
[[File:Livelli logici.png|rightcenter]]
La scelta che, nel caso appena visto, ha associato il valore '''1''' alla presenza di impulso è arbitraria. Distinguiamo una logica (intesa qui in pratica come metodo di realizzazione elettronica di operatori logici) positiva, relativa alla convenzione di associare il valore '''1''' al livello più alto '''(+)''' ed una logica negativa alla convenzione il valore '''0'''al livello inferiore '''(-)'''.
 
[[File:Livelli logici.png|right]]
 
realizzazione elettronica di operatori logici) positiva, relativa alla convenzione di associare il valore '''1''' al livello più alto '''(+)''' ed una logica negativa alla convenzione il valore '''0'''al livello inferiore '''(-)'''.
 
In generale, se con una convenzione si ha funzione booleana, con la convenzione opposta si ha la funzione duale, infatti:
Line 88 ⟶ 86:
::<math>\bar F=(\bar x_1, \bar x_2,...,\bar x_n)=\sim F=(x_1, x_2,...,x_n)</math>
 
[[File:Porte logiche DIN.png|rightcenter]]
 
=== Porte e livelli ===
Line 98 ⟶ 96:
Considerando le funzioni booleane si vede che ad ogni livello si ha un cambiamento di forma (disgiuntiva o congiuntiva).
 
[[File:Funzione booleana.png|rightcenter]]
 
::''Esempio: consideriamo la funzione
Line 114 ⟶ 112:
=== Circuiti combinatori e circuiti sequenziali ===
 
[[File:Circuiti logici equivalenti.png|rightcenter]]
 
[[File:Circuiti logici equivalenti (3) e (4).png|rightcenter]]
 
Un circuito di commutazione è un circuito i cui segnali seguono una logica a due valori, come nel caso booleano. Distinguiamo due tipi di circuiti: combinatori e sequenziali.
Line 154 ⟶ 152:
Esprimiamo la funzione di ritardo tramite un operatore '''Δ''' che agisce sulla sequenza temporale:
 
[[File:Operatore 'delta' ritardante.png|rightcenter]]
 
(essendo '''X''' il ritardo scritto in numero di periodi '''Θ''' della sequenza temporale) si ha:
Line 166 ⟶ 164:
Combinando l'operatore '''Δ''' con una generica operazione booleana si realizza una funzione sequenziale elementare, cioè una funzione booleana in cui il tempo interviene come variabile indipendente.
 
[[File:Funzione sequenziale elementare.png|left]][[File:Tabella della verità di una funzione sequenziale elementare.png|rightcenter]]
Ad esempio:
 
Line 176 ⟶ 174:
 
Esempio 1:
 
[[File:Crcuito chiusi o ad anello.png|left]][[File:Tabella funzione sequenziale a cirfcuito chiuso.png|rightcenter]]
 
:::::<math>Y_0=\Delta_1 (A_1+Y_1)</math>
Line 189 ⟶ 188:
=== Memorie elementari ===
 
[[File:Operatore memoria elementare.png|rightcenter]]
 
Un secondo procedimento (cfr. il ritardo) di spostamento nel tempo di una informazione booleana consiste nel registrarne opportunamente il valore conservandolo in memoria.
Line 217 ⟶ 216:
==== Flip-flop S-R ====
 
Dal punto di vista funzionale il '''F/F S-R''' presenta due ingressi detti '''S''' (Set) ede '''R''' (Reset), e due uscite complementari '''Z''' e '''<math>\bar Z</math>'''. Il funzionamento è il seguente:
 
* un segnale su '''S''' mette o lascia il '''F/F''' nello stato '''1''' (iscrizione dell'1)
Line 253 ⟶ 252:
==== Flip-flop T ====
 
[[File:Operatore memoria elementare per Flip Flop T.png|left]][[File:Tavola della verità per Flip-Flop tipo T.png|rightcenter]]
 
È un '''flip-flop''' a un solo ingresso '''T''' e tale da cambiare stato ad ogni segnale in ingresso.
Line 265 ⟶ 264:
Consideriamo il circuito in figura . I segnali d'ingresso arrivano in '''S''' e in '''R''', l'ingresso '''H''' è quello dell'orologio: il segnale applicate consiste in una successione regolare di impulsi. In uscita della porta '''OR''' si trova un ritardo '''δ''' pari al periodo dell'orologio.
 
[[File:Memoria dinamica-Flip-Flop S-R.png|rightcenter]]
 
In tal modo il circuito funzione come un '''flip-flop''' a due stati caratterizzati dalla presenza o dall'assenza di una ricircolazione di un impulso nel percorso chiuso '''abcda'''.
Line 277 ⟶ 276:
==== Flip-flop dinamico tipo T ====
 
[[File:Memoria dinamica-Flip-Flop T.png|rightcenter]]
 
Con la medesima convenzione fatta per il flip-flop SR si ha, per il circuito a lato,
Line 283 ⟶ 282:
:::::<math>Z_{n+1}=H_n(T_n\oplus Z_n)</math>
 
[[File:Esempio sequenza di ingresso e di uscita per un Flip-Flop.png|rightcenter]]
 
che realizza un flip-flop di tipo T. L'uscita '''Z''', quando si applica un impulso in '''T''', vale '''1''' ogni due impulsi, realizza quindi un divisore per due:
Line 290 ⟶ 289:
 
==== Circuito dinamico di ritardo ====
[[File:Ritardo di sequenza.png|rightcenter]]
 
[[File:Circuito di ritardo dinamico.png|rightcenter]]
 
Il circuito in figura fornisce in uscita una sequenza uguale a quella in ingresso, ma ritardata di un periodo di orologio.
Line 316 ⟶ 315:
Sono realizzati dal contatto di cristalli di tipo '''P''' e '''N''': si forma una barriera di potenziale che contrasta il passaggio della corrente elettrica in una delle due direzioni.
 
[[File:Grafico i funzione di V.png|rightcenter]]
La curva caratteristica ''i'' in funzione della tensione ''V''' ai capi è riportata nel grafico a latere.
 
Da quanto accennato sui diodi a proposito dei tubi a vuoto e dei semi-conduttori si può astrarre il comportamento del diodo ideale: elemento unidirezionale capace di far scorrere in un solo senso una corrente comunque elevata con resistenza interna ''R<sub>i</sub>'' e differenza di tensione ai capi nulla; mentre presenta infinita resistenza interna al passaggio di corrente nel senso opposto. Il comportamento dipende dal segno della differenza di potenziale applicata (polarizzazione diretta e inversa, rispettivamente).
 
[[File:Comportamento di un diodo ideale.png|rightcenter]]
 
::::::::Sulla destra grafico del comportamento di un diodo ideale
 
==== Porte a diodi ====
[[File:Porta a diodi.png|rightcenter]]
La figura di fianco rappresenta una porta a diodi e resistori. Schematizzando i diodi come ideali si vede che se una o entrambe le tensioni di ingresso sono negative (-), inferiori alla tensione '''+''', l'uscita avrà tensione '''-''', viceversa se entrambi gli ingressi hanno tensione '''+''' l'uscita avrà tensione '''+'''. Nel primo caso si ha passaggio di corrente e nel secondo no. Con i diodi reali si avrà valore non nullo della resistenza nel primo caso e valore finito nel secondo.
 
Analogamente dalla figura qui affiancata segue la costruzione della funzione ''F2''.
[[File:Porta a diodi funzione F2.png|rightcenter]]
In logica positiva (conf.par,1.1.3) il circuito attinente funzione '''F1''' realizza una porta '''AND''', mentre quello attinente funzione '''F2'''realizza una porta '''OR'''.
Line 340 ⟶ 339:
=== Transistori ===
 
[[File:Comportamento ideale di un transistor.png|rightcenter]]
 
Notiamo che le porte '''AND''' e '''OR''' non sono sufficienti per la realizzazione di una funzione booleana; da un punto di vista logico è necessario aggiungere un circuito atto a realizzare la complementazione.
Line 346 ⟶ 345:
Questo tipo di circuito non si può ottenere con i componenti visti sinora, che erano tutti di tipo passivo. Infatti la complementazione di un segnale può richiedere che il segnale passi da un livello basso ad uno alto, cioè debba essere amplificato, e questo può essere ottenuto solo con componenti attivi. I componenti attivi sono necessari anche per la rigenerazione di un segnale che, a causa dell'attenuazione, rischi di essere inferiore del suo livello rappresentativo.
 
[[File:Transistor NPN.png|rightcenter]]
 
Fra gli elementi attivi facciamo cenno ai transistori. Il transistor a giunzione comprende due giunzioni che separano tre regioni semi-conduttrici di cui le estreme dello stesso tipo e quella intermedia di tipo opposto. Si hanno quindi le due forme possibili '''PNP''' e '''NPN'''.
Line 352 ⟶ 351:
Una delle due estremità, l'emettitore, molto ricco di impurità, può emettere un gran numero di cariche che sono più o meno raccolte dall'altra estremità, il collettore, formato di cristalli meno ricchi di impurità.
 
[[File:Comportamento ideale di un transistor.png|rightcenter]]
 
Il flusso di cariche è regolato dallo stato della regione intermedia, la base. Poiché devono rappresentare gli stati '''0''' e '''1''' in modo che risultino distinguibili senza ambiguità, i transistori vengono fatti lavorare esclusivamente nelle due opposte condizioni di ''interdizione'' e ''saturazione''
Line 371 ⟶ 370:
 
==== Invertitore a transistor. ====
[[File:Segnali invertiti e tabella della verità.png |rightcenter]]
Per quanto detto il transistor tipo '''PNC''' nel circuito aggregato realizza una funzione '''NOT''': infatti lavorando nelle opposte zone di saturazione e interdizione è tale da fornire per un input in '''B''' come nel circuito l'output riportato in '''C''', al limite per un transistor ideale con la tabella della verità in cui '''x''' è il valore di input e '''F(x)''' quello di output.
 
==== Circuiti NAND e NOR a transistor ====
 
[[File:Cifrcuiti NAND e NOR.png|rightcenter]]
 
[[File:Tabella della verità NAND e NOR.png|rightcenter]]
 
[[File:Simboli dei circuiti NAND e NOR.png|rightcenter]]
 
L'interesse dei circuiti che realizzano gli operatori '''NAND''' e '''NOR''' consiste nel fatto che detti operatori costituiscono, singolarmente, degli insiemi funzionalmente completi (cfr. Parte 1<sup>a</sup>, Cap.VII<sup>°</sup>).
Line 400 ⟶ 399:
Limitiamoci a considerare il caso in cui la combinazione '''S<sub>n</sub>=R<sub>n</sub>=1''' è proibita, riscriviamo la funzione di uscita '''Z<sub>n+1</sub>''' ed il suo complemento '''<math>\bar Z_{n+1}</math>''' in funzione degli ingressi '''S<sub>n</sub>''' e '''R<sub>n</sub>''' tramite l'operatore '''NOR''':
 
[[File:Flip-Flop logic circuit..png|rightcenter]]
 
::<math>Z_{n+1}=(S_n+Z_n)\cdot \bar R_n=\overline {(S_n+R_n)}\downarrow R_n=(S_n\downarrow Z_n)\downarrow R_n</math>
Line 406 ⟶ 405:
ed inoltre, considerando che in questo caso si ha <math>S_n\bar R_n=S_n</math> si ha anche:
 
[[File:Simplified circuit diagram of Flip-Flop S-R.png|rightcenter]]
 
<math>\bar R_{Z+1}=\overline{(S_n+Z_n)\cdot \R_n}=\overline {S_n+Z_n\cdot \bar R_n}=\overline {S_n+(\bar Z_n\downarrow R_n)}=S_n\downarrow (\bar Z_n\downarrow R_n)</math>