Algebre booleane e progetto logico dei calcolatori digitali/Circuiti logici e di memoria: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
- immagine inesistente |
m ortografia |
||
Riga 125:
<math>\bar A B C+\bar A \bar B C+A B \bar C=A B \bar C+\bar A C=(A/B/\bar C)/(\bar A/C)=(\bar A\downarrow\bar C)\downarrow (A\downarrow C)\downarrow (A\downarrow \bar B)</math>
Un circuito sequenziale è un circuito per il quale delle variabili interne, associate ad elementi di memoria, intervengono nella funzione di uscita. L'insieme degli stati di uscita è quindi una funzione non solo delle
== Circuiti di memoria ==
Riga 155:
[[File:Operatore 'delta' ritardante.png|right]]
(essendo '''X''' il ritardo scritto in numero di periodi '''Θ''' della sequenza temporale) si ha:
Line 211 ⟶ 212:
Si suddividono i circuiti di memoria in due categorie in funzione delle strutture tecniche richieste:
* a) memorie elementari statiche: la cui realizzazione tecnica più usuale è il '''
* b) memorie dinamiche elementari: sono basate sulla presenza o assenza di circolazione di un impulso in un circuito di ritardo. Quindi, al contrario per esempio della linea di ritardo costituita da elementi bipolari, una memoria dinamica necessita di un circuito chiuso o ad anello.
====
Dal punto di vista funzionale il '''F/F S-R''' presenta due ingressi detti '''S''' (Set) ed '''R''' (Reset), e due uscite complementari '''Z''' e '''<math>\bar Z</math>'''. Il funzionamento è il seguente:
Line 240 ⟶ 241:
::::::<math>Z_{n+1}=S_n + Z_n \bar R_n</math>
====
Si comporta come un '''F/F S-R''' con '''J''' ingresso di '''set'''. È però ammessa la combinazione '''11''' in ingresso e l'effetto è quello di far cambiare lo stato interno cioè:
Line 250 ⟶ 251:
::<math>Z_{n+1}=\bar Z_n S_n\bar R_n+Z_n\bar S_n\bar R_n+Z_nS_n\bar R_n+\bar Z_n S_n R_n=\bar Z_nS_n+Z_n\bar R_n</math>
====
[[File:Operatore memoria elementare per Flip Flop T.png|left]][[File:Tavola della verità per Flip-Flop tipo T.png|right]]
È un '''
'''Z<sub>n+1</sub>=T<sub>n</sub>⊕Z<sub>n</sub>'''
Line 260 ⟶ 261:
=== Memorie elementari dinamiche ===
==== Flip-
Consideriamo il circuito in figura . I segnali d'ingresso arrivano in '''S''' e in '''R''', l'ingresso '''H''' è quello dell'orologio: il segnale applicate consiste in una successione regolare di impulsi. In uscita della porta '''OR''' si trova un ritardo '''δ''' pari al periodo dell'orologio.
Line 266 ⟶ 267:
[[File:Memoria dinamica-Flip-Flop S-R.png|right]]
In tal modo il circuito funzione come un '''
Consideriamo per esempio uno stato iniziale caratterizzato dall'assenza di impulso in '''abcda'''.
Un impulso su '''S''' in sincronismo con '''H''' ricircola con periodo '''δ'''
:::::<math>z_{n+1}=H_n(S_n+Z_n\bar R_n)</math>
==== Flip-
[[File:Memoria dinamica-Flip-Flop T.png|right]]
Con la medesima convenzione fatta per il
:::::<math>Z_{n+1}=H_n(T_n\oplus Z_n)</math>
Line 284 ⟶ 285:
[[File:Esempio sequenza di ingresso e di uscita per un Flip-Flop.png|right]]
che realizza un
sequenza d'ingresso e di uscita per un
==== Circuito dinamico di ritardo ====
Line 295 ⟶ 296:
Il circuito in figura fornisce in uscita una sequenza uguale a quella in ingresso, ma ritardata di un periodo di orologio.
Un impulso 1 in ingresso pone in 1 il
::::<math>Z_{n+1}=H_n (\bar Z_n S_n+Z_n S_n)=H_n S_n</math>
Line 318 ⟶ 319:
La curva caratteristica ''i'' in funzione della tensione ''V''' ai capi è riportata nel grafico a latere.
Da quanto accennato sui diodi a proposito dei tubi a vuoto e dei semi-conduttori si può astrarre il comportamento del diodo ideale: elemento unidirezionale capace di far scorrere in un solo senso una corrente comunque elevata con resistenza interna ''R<sub>i</sub>'' e differenza di tensione ai capi nulla; mentre presenta infinita resistenza interna al passaggio di corrente nel senso opposto. Il comportamento dipende dal segno della differenza di potenziale applicata (
[[File:Comportamento di un diodo ideale.png|right]]
Line 331 ⟶ 332:
[[File:Porta a diodi funzione F2.png|right]]
In logica positiva (conf.par,1.1.3) il circuito attinente
Con la convenzione logica negativa i due circuiti realizzano le funzioni duali e cioè '''OR''' e '''AND'''' rispettivamente.
Line 347 ⟶ 348:
[[File:Transistor NPN.png|right]]
Fra gli elementi attivi facciamo cenno ai transistori. Il transistor a giunzione comprende due giunzioni che separano tre regioni semi-
Una delle due estremità, l'emettitore, molto ricco di impurità, può emettere un gran numero di cariche che sono più o meno raccolte dall'altra estremità, il collettore, formato di cristalli meno ricchi di impurità.
[[File:Comportamento ideale di un transistor.png
Il flusso di cariche è regolato dallo stato della regione intermedia, la base. Poiché devono rappresentare gli stati '''0''' e '''1''' in modo che risultino distinguibili senza ambiguità, i transistori vengono fatti lavorare esclusivamente nelle due opposte condizioni di ''interidzione'' e ''saturazione''▼
▲Il flusso di cariche è regolato dallo stato della regione intermedia, la base. Poiché devono rappresentare gli stati '''0''' e '''1''' in modo che risultino distinguibili senza ambiguità, i transistori vengono fatti lavorare esclusivamente nelle due opposte condizioni di ''
Schematizziamo il comportamento ideale di un transistor: mandando alla base una corrente nulla, è nulla la corrente di collettore; il transistor si comporta come un contatto aperto (interdizione) e la tensione di collettore è uguale a quella di alimentazione, non essendo il resistore '''R''' percorso da corrente. Inversamente mandando alla basse una debole corrente il transistor si comporta come un corto circuito (saturazione), la tensione di collettore va a zero e quindi ai capi del resistore '''R''' si ha una differenza di potenziale pari alla tensione di alimentazione.
Il comportamento reale di un transistore è rappresentato dalle seguenti caratteristiche:
[[File:Caratteristica operativa di un transistore.png |center]]
Quindi con una debole corrente di base (dell'ordine delle decine di '''μA''') si regola una corrente di collettore da valori molto bassi a valori dell'ordine di grandezza dei '''mA'''; e quindi, essendo la corrente di collettore maggiore di quella necessaria per controllarla, si parla di '''guadagno di corrente'''.
Corrispondentemente si ha, in interdizione, una differenza di tensione '''(ΔV)<sub>int</sub>''' non nulla ai capi del transistor e la tensione del collettore non è quella di alimentazione bensì quella di alimentazione diminuita di '''(ΔV)<sub>int</sub>''': '''(V<sub>CE</sub>)<sub>int</sub>=V<sub>A</sub>-(ΔV)<sub>int</sub>''' essendo '''V<sub>A</sub>''' la tensione di alimentazione.
Line 368 ⟶ 372:
==== Invertitore a transistor. ====
[[File:Segnali invertiti e tabella della verità.png |right]]
Per quanto detto il transistor tipo '''PNC''' nel circuito aggregato realizza una funzione '''NOT''': infatti lavorando nelle opposte zone di saturazione
==== Circuiti NAND e NOR a transistor ====
Line 377 ⟶ 381:
[[File:Simboli dei circuiti NAND e NOR.png|right]]
L'interesse dei circuiti che realizzano gli operatori '''NAND''' e '''NOR''' consiste nel fatto che detti operatori costituiscono, singolarmente, degli insiemi funzionalmente completi (cfr. Parte 1<sup>a</sup>, Cap.VII<sup>°</sup>).
Line 389 ⟶ 394:
In simboli i circuiti '''NAND''' e '''NOR''' oltre che come indicato al paragrafo 1.1.4 possono anche essere indicati con i simboli del codice DIN qui raffigurati.
==== Flip-
Quanto visto finora è sufficiente per comprendere la struttura di un '''
Limitiamoci a considerare il caso in cui la combinazione '''S<sub>n</sub>=R<sub>n</sub>=1''' è proibita, riscriviamo la funzione di uscita '''Z<sub>n+1</sub>''' ed il suo complemento '''<math>\bar Z_{n+1}</math>''' in funzione degli ingressi '''S<sub>n</sub>''' e '''R<sub>n</sub>''' tramite l'operatore '''NOR''':
[[File:Flip-Flop logic circuit..png|right]]
Line 407 ⟶ 412:
Queste due funzioni sono realizzate col circuito logico evidenziato a lato.
È ora sufficiente considerare due circuiti '''NOR''', e connettere simmetricamente l'uscita di uno dei due circuiti ad uno dei due ingressi dell'altro per ottenere uno schema semplificato di
Pertanto, quando la coppia di transistor di ingresso '''S''' e '''Z''' conduce (caso di saturazione) il potenziale del comune collettore (segnale '''<math>\bar Z</math>''') mantiene a livello basso quello di una delle basi dell'altra coppia di transistor che, per quanto detto, si trova in condizione di interdizione.
Line 413 ⟶ 418:
Vi sono pertanto due stati di equilibrio stabile, caratterizzati dal fatto che una delle due coppie di transistor è in saturazione e l'altra in interdizione.
Quando il circuito si trova in uno dei due stati, identificabili tramite le funzioni di uscita '''<math>Z</math>''' e '''<math>\bar Z</math>''', vi rimane indefinitamente, realizzando cioè la funzione di memoria. Tramite segnali di comando
[[Categoria:Algebre booleane e progetto logico dei calcolatori digitali|Circuiti logici e di memoria]]
|