Architetture dei processori/Architettura Itanium 2: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Nessun oggetto della modifica |
m Bot: Correggo errori comuni (tramite La lista degli errori comuni V 1.1) |
||
Riga 10:
Il processore dispone di tre tipi di cache:
*La cache L1 (on-chip) è divisa in 16
*La cache L2 (on-chip) da 96
*La cache L3 (off-chip, ma comunque nello stesso package) da 4
È da notare che comunque la dimensione della cache varia a seconda del modello di Itanium 2.
| |||