Reti logiche/Componenti: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
m →Architettura di Harvard: png -> svg |
Replacing Transistor_Bistable_interactive_animated_EN.svg with File:Transistor_Bistable_interactive_animated-en.svg (by CommonsDelinker because: File renamed: Criterion 4 (harmonizing names o |
||
Riga 282:
*Flip-flop SR o [[w:Latch#Latch_SR|Latch SR]]
[[File:Transistor Bistable interactive animated
[[File:Flipflop SR0.svg|upright=0.5|thumb|Simbolo circuitale tradizionale del flip-flop SR]]
È il flip-flop più semplice dal punto di vista circuitale e fu anche il primo ad essere realizzato. La versione attiva alta ha due ingressi s (''Set'') e r (''Reset'', detto anche ''Clear'') e due uscite q e q_ (q complementato). È una rete sequenziale asincrona (senza clock) che si evolve in accordo alle seguenti specifiche: quando lo stato d'ingresso è s=0 e r=1 il flip-flop si resetta, cioè porta a 0 il valore della variabile d'uscita q e a 1 la variabile d'uscita q_; quando lo stato d'ingresso è s=1 e r=0 il flip-flop si setta cioè porta a 1 il valore della variabile d'uscita q e a 0 la variabile d'uscita q_; quando lo stato d'ingresso è s=0 e r=0 il flip-flop conserva, cioè mantiene inalterato il valore di entrambe le variabili d'uscita. La combinazione s=1 ed r=1 non viene utilizzata in quanto instabile (il risultato dipende infatti da quale delle porte che compongono il circuito interno del flip flop viene commutata prima).
| |||
