Micro e nanotecnologia/Microtecnologia/Crescita dei cristalli: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Corretto: "facce" |
|||
Riga 35:
===[[w:Processo_Czochralski|Processo Czochralski]]===
[[Image:Czochralski Process.svg|thumb|left|350px|Processo Czochralski]]
La tecnica Czochralski (CZ) è la più usata. Il processo prende il nome da uno scienziato polaccco (Jan Czochralski) che ha scoperto il metodo mentre studiava la velocità di
Nella tecnica Czochralsky (CZ) la fase liquida, contenuta in un crogiolo di [[w:grafite|grafite]] contenente un crogiolo di [[w:quarzo|quarzo]] riscaldato per induzione a RF ad una temperatura di qualche grado superiore alla temperatura di fusione del silicio, è costituita da silicio preventivamente raffinato e drogato con l'aggiunta di elementi donatori od accettori. Quindi le impurità sono aggiunte alla fusione in quantità controllata, ottenendo un cristallo con determinate proprietà.
Il processo comincia quanto la camera è portata ad una temperatura di circa <math>1420^o\ C</math> poco oltre la temperatura di fusione. Solo quando tutto il silicio è completamente fuso, un piccolo seme (della orientazione cristallografica voluta in genere <111> o <100>) montato alla fine di una asta ruotante è lentamente immerso fino a che viene appena bagnato dal silicio fuso.
Riga 49:
===Processo float zone===
E' un metodo di crescita alternativo al processo Czochralski, che permette di realizzare cristalli di purezza più elevata. Mediante tale tecnica si riescono a ridurre grandemente la concentrazione di impurezze molto leggere quali
Il diametro dei wafer prodotti con questo processo sono in genere non maggiori di 150mm a causa delle limitazioni dovute alla [[w:Tensione_superficiale|tensione superficiale]] durante il processo di crescita. La tecnica consiste nel far passare una sbarra di Silicio policristallino di grado elettronico ultrapuro attraverso una bobina a RF che riscalda la sbarra mediante induzione. Si crea in questa maniera una zona localizzata fusa da cui il lingotto di cristallo cresce. Anche in questo caso un seme di cristallo all'inizio orienta il lingotto. Il processo viene effettuato o in alto vuoto o in una atmosfera di gas inerte. La zona fusa porta via le impurezze e quindi riduce la concentrazione delle impurezze nella parte solida che via via si cristallizza. La maggior parte delle impurezze sono più solubili nel fuso che nel cristallo stesso. Il drogaggio mediante questa tecnica può essere molto più selettivo ed uniforme.
Riga 58:
===Processo Bridgam===
Questo processo è
come ad esempio l'Arseniuro di Gallio che non può essere fabbricato mediante il metodo Czochralski.
Infati mediante il metodo Czochralski via che il cristallo venisse tirato su dal fuso cambierebbe la sua composizione chimica. Nel metodo il contenitore in questo caso è sigillato, vi è un seme dell'orientamento voluto, viene fuso tutto il materiale sopra la sua temperatura di fusione, con un piccolo gradiente di temperatura, in maniera che il seme ad un estremo del contenitore non venga fuso. Il lento raffreddamento del contenitore produce la crescita del cristallo a partire dal seme.
Riga 64:
==Wafer==
Il lingotto viene tornito per raggiungere il diametro voluto, in seguito rettificato, inoltre viene fabbricata lateralmente un parte piatta che definisce l'orientamento cristallografico, tale processo meccanico viene eseguito mediante macchine con utensili diamantati, infatti la durezza del Silicio non permette l'uso di materiali convenzionali.
Il lingotto viene poi tagliato in sottili dischi ([[w:Wafer_(elettronica)|wafer]]) con una sega con dischi diamantati. Ogni wafer ottenuto viene [[w:lappatura|''lappato'']] (tecnica di riduzione della rugosità) su una o due
I wafer più sono grandi più permettono la riduzione del costo dei chip finali, per questa ragione nel tempo le dimensioni dei wafer sono aumentate via via. Attualmente le massime fette di silicio hanno un diametro di 300mm. Attualmente (2012) <ref>http://www.physorg.com/news129301282.html</ref> i wafer commerciali di maggiore diametro sono di 45 cm . I wafer di silicio hanno uno spessore compreso tra 0.2 e 0.75 mm.
| |||