Architetture dei processori: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
mNessun oggetto della modifica |
mNessun oggetto della modifica |
||
Riga 11:
*[[Architetture dei processori/Processore monolitico|Processore monolitico]] {{Stage short|100%|11 giugno 2006}}
**[[Architetture dei processori/Unità di decodifica|Unità di decodifica]] {{Stage short|100%|11 giugno 2006}}
***[[Architetture dei processori/Unità predizione salti|Unità predizione dei salti]] {{Stage short|100%|11 giugno 2006}}▼
**[[Architetture dei processori/Arithmetic Logic Unit|Arithmetic Logic Unit]] {{Stage short|100%|11 giugno 2006}}
**[[Architetture dei processori/Floating Point Unit|Floating Point Unit]] {{Stage short|100%|11 giugno 2006}}
**[[Architetture dei processori/Cache|Cache]] {{Stage short|100%|11 giugno 2006}}
**[[Architetture dei processori/Pipeline|Pipeline]] {{Stage short|100%|11 giugno 2006}}
▲***[[Architetture dei processori/Unità predizione salti|Unità predizione dei salti]] {{Stage short|100%|11 giugno 2006}}
**[[Architetture dei processori/Single Instruction Multiple Data|Single Instruction Multiple Data]] {{Stage short|100%|11 giugno 2006}}
**[[Architetture dei processori/Memory Management Unit|Memory Management Unit]] {{Stage short|100%|11 giugno 2006}}
|