Algebre booleane e progetto logico dei calcolatori digitali: differenze tra le versioni
Contenuto cancellato Contenuto aggiunto
Riga 4 341:
::::<math>C_{1t}=C_2C_3C_4C_5f_{11}p=C_2c_{2t}</math><br/>
::::<math>C_{0t}=C_1C_2C_3C_4C_5f_{11}p=C_1c{1t}</math><br/>
La terza operazione, quella inerente all'azzeramento del registro '''C''', viene eseguita allo stato '''<math>f_{15}\bar G</math>'''<br/>
La tavola della Verità corrispondente è uguale a quella di Fig-4.5.9.<BR/>
Le equazioni di input sono:<br/>
:::::<mazth>c_{it}=C_1f_{15}\bar Gp</math><br/>
In definitiva, le equazioni di input dei Flip-Flop relativi al memory-address register sono:<br/>
::::<math>c_{0t}=C_1C_2C_3C_4C_5f_{11}p+(R_3\oplus C_0)gp+C_0f_{15\bar G p</math><br/>
::::<math>c_{1t}=C_2C_3C_4C_5f_{11}p+(R_4\oplus C_1)gp+C_1f_{15}\bar G p</math><br/>
::::<math>c_{2t}=C_3C_4C_5f_{11}p++(R_5\oplus C_2)gp+C_2f_{15}\bar G p</math><br/>
::::<math>c_{3t}=C_4C_5f_{11}p++(R_6\oplus C_3)gp+C_3f_{15\bar G p</math><br/>
::::<math>c_{4t}=C_5f_{11}p++(R_7\oplus C_4)gp+C_4f_{15\bar G p</math><br/>
::::<math>c_{5t}=f_{11}p++(R_8\oplus C_5)gp+C_5f_{15\bar G p</math><br/>
dove :::<math>g=f_{10}+f_0+f_1+f_2\bar A_0+f_3+f_5</math><br/>
In fig-4.5.11 compare un diagramma logico relativo al memory-address register.<br/ In questa figura è indicat anche l'address decoder , che non è altro che una matrice con 6 coppie di input e 64 output.<br/>
Gli output '''D<sub>j</sub>''' (j<sup>sima</sup> parola) del decodificatore sono rappresentati come:<br/>
:::::<math>D_0=\bar C_0 \bar C_1 \bar C_2 \bar C_3 \bar C_4 \bar C_5</math><br/>
:::::<math>D_1=\bar C_0 \bar C_1 \bar C_2 \bar C_3 \bar C_4 C_5</math><br/>
:::::::::::<math>..................</math>br/>
:::::<math>C_0C_1C_2C_3C_4C_5</math>\ \ \ \ \ \ \ \ (4.5.12)</math><br/>
[[File:Logic diagrtam of the memory-address register.png|center]]<br/>▼
4.5.4-Instruction register.<br/
L'instruction register
Line 4 357 ⟶ 4 387:
▲[[File:Logic diagrtam of the memory-address register.png|center]]<br/>
[[File:Diagramma logico dello i-esimo stadio dello instruction register.png|center]]<br/>
[[File:Diagramma logico abbreviato del registro di memoria.png|center]]<br/>
| |||