Reti logiche/Componenti: differenze tra le versioni

Contenuto cancellato Contenuto aggiunto
Riga 657:
[[File:Architettura harvard.png|thumb|upright=1.4|Schema di massima dell'architettura Harvard]]
In [[w:informatica|informatica]], l''''architettura Harvard''' è un tipo di [[w:architettura hardware|architettura hardware]] per [[w:computerr|computer]] [[w:Digitale (informatica)|digitali]] in cui vi è separazione tra la [[Memoria (informatica)|memoria]] contenente i [[w:dati|dati]] e quella contenente le [[w:Istruzione (informatica)|istruzioni]]. Il termine inizialmente indicava l'architettura del computer [[w:Hardware Mark I|Harvard Mark I]], un computer basato su [[w:relè|relè]] che memorizzava le istruzioni su un [[w:nastro perforato|nastro perforato]] mentre i dati venivano memorizzati in un contatore elettromeccanico a 23 cifre. Questa macchina non era dotata di un'unità di immagazzinamento dei dati, questi erano interamente memorizzati dalla [[w:CPU|CPU]] e il loro caricamento e salvataggio era un processo eseguito in modo manuale agendo sui contatori.
 
==divisore di frequenza==
Il '''divisore di frequenza''' è un [[w:circuito elettronico|circuito elettronico]] che prende in ingresso un [[w:Segnale elettrico|segnale]] con una certa [[w:frequenza|frequenza]] <math>f_{in}</math> e genera in uscita un segnale con frequenza:
 
:<math>
f_{out} = \frac{f_{in}}{n}
</math>
 
dove <math>n</math> è un intero. I sintetizzatori di frequenza ottenuti con le [[w:phase-locked loop|phase-locked loop]] usano i divisori di frequenza per ottenere un'uscita a una frequenza multipla di quella di un certo segnale di riferimento. Esistono per i divisori di frequenza sia implementazioni di tipo [[w:analogico|analogico]] che [[w:Digitale (informatica)|digitale]].
 
==Registri==