Differenze tra le versioni di "Personal computer"

Il numero di cicli di clock per eseguire una qualsiasi istruzione del DLX si ottiene contando gli stati del controller per ogni istruzione, il valore reale dipende poi dal numero e dalla durata degli accessi alla memoria, la seguente tabella riassume il numero di cicli di clock e il numero degli accessi alla memoria per le istruzioni del DLX nel caso in cui l'accesso alla memoria duri '''1''' clock
 
{| cellpadding='8'
!'''Istruzione'''
!'''Numero minimo
di clock'''
!'''Accessi alla
memoria'''
|-
|Caricamento
|<center> 6 </center>
|<center> 2 </center>
|-
|Memorizzazione
|<center> 5 </center>
|<center> 2 </center>
|-
| ALU
|<center> 5 </center>
|<center> 1 </center>
|-
| Inizializzazione
|<center> 6 </center>
|<center> 1 </center>
|-
| Jump
|<center> 3 </center>
|<center> 1 </center>
|-
| Jump and link
|<center> 5 </center>
|<center> 1 </center>
|-
| Branch taken
(eseguito)
|<center> 4 </center>
|<center> 1 </center>
|-
| Branch not taken
|<center> 3 </center>
|<center> 1 </center>
|}
 
Qualora l'accesso alla memoria duri più cicli di clock, questi andrebbero moltiplicati al numero di accessi alla memoria e sommati al numero minimo di cicli di clock, in questo caso si parla di ''cicli di stallo della memoria'' o ''stati di attesa'' o '''wait'''. In macchine dotate di cache i cicli di wait valgono zero ( l'accesso alla memoria cache richiede quindi un solo clock )
202

contributi