Architetture dei processori/Processore monolitico: differenze tra le versioni

Contenuto cancellato Contenuto aggiunto
punteggiatura e altro
Ramac (discussione | contributi)
m cambio avanzamento a 100%
Riga 1:
 
{{avanzamento|100%}}
{{Architettura dei processori}}
 
[[Image:80486dx2-large.jpg|thumb|right|Interno di un processore monolitico (Intel 80486 dx2)]]
I primi microprocessori erano costruiti intorno all'unità di calcolo (chiamata ALU). Le istruzioni venivano caricate dalla memoria, decodificate, mandate all'ALU che le elaborava e, se era necessario, richiedeva il caricamento degli eventuali operandi da processare. Una volta elaborata l'istruzione, il risultato veniva salvato in un registro o in memoria. L'esecuzione delle istruzioni poteva essere vista come un flusso di dati, che scorreva lungo le varie unità: per eseguire alcune operazioni potevano essere necessarie anche decine di cicli di clock e, mentre un'istruzione era in esecuzione, tutte le unità interne erano bloccate, anche se l'istruzione in esecuzione magari non le utilizzava. Per incrementare le prestazioni dei processori, si puntò ad innalzare le frequenze di funzionamento ed a rendere le unità di calcolo più efficienti, quindi si iniziarono ad introdurre più componenti interni, che lavoravano in parallelo in modo da eseguire alcune operazioni di una nuova istruzione in parallelo all'esecuzione dell'istruzione corrente. Studi su come rendere più efficienti e veloci processori portarono allo sviluppo di strutture come le pipeline le cache, le unità FPU, le unità SIMD, ecc.
 
Per incrementare le prestazioni dei processori, si puntò ad innalzare le frequenze di funzionamento ed a rendere le unità di calcolo più efficienti, quindi si iniziarono ad introdurre più componenti interni, che lavoravano in parallelo in modo da eseguire alcune operazioni di una nuova istruzione in parallelo all'esecuzione dell'istruzione corrente. Studi su come rendere più efficienti e veloci processori portarono allo sviluppo di strutture come le pipeline le cache, le unità FPU, le unità SIMD, ecc.
 
== Sommario ==
*[[Architetture dei processori/Unità di decodifica|Unità di decodifica]]
**[[Architetture dei processori/Unità predizione salti|Unità predizione dei salti]]
Line 13 ⟶ 16:
*[[Architetture dei processori/Memory Management Unit|Memory Management Unit]]
*[[Architetture dei processori/Single Instruction Multiple Data|Single Istruction Multiple Data]]
 
[[categoria:Architetture dei processori|Processore monolitico]]
{{Avanzamento|100%|29 dicembre 2008}}